This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

【特許請求の範囲】

【簡求項1】素子が集積形成された半導体基板を有するチップを複数積層してなり、少なくとも1つのチップは、その半導体基板を貫通する貫通孔内に接続プラグが形成され、この接続プラグは半田を介してバンプ電極と電気的に接続され、このバンプ電極が他のチップに電気的に接続されてなるマルチチップ半導体装置において、前記接続プラグは、プラグ本体としての導電性ペーストと、この導電性ペーストと前記貫通孔内壁との間に設けられた絶縁性バリア膜と、前記導線性ペーストと前記半 10田との間に設けられた導電性バリア膜とから構成されていることを特徴とするマルチチップ半導体装置。

1

【請求項2】素子が集積形成された半導体基板を有するチップを複数積層してなり、少なくとも1つのチップは、その半導体基板を貫通する質通孔内に接続プラグが形成され、この接続プラグは半田を介してバンプ電極と電気的に接続され、このバンプ電極が他のチップに電気的に接続されてなるマルチチップ半導体装置において、前記接続プラグは、プラグ本体としての導電性ペーストと、この導電性ペーストと前記質通孔内壁との間および20前記導線性ペーストと前記半田との間に設けられた導電性バリア膜と、この導電性バリア膜と前記貫通孔内壁との間に設けられた絶縁性バリア膜とから構成されていることを特徴とするマルチチップ半導体装置。

【請求項3】素子が集積形成された半導体基板を有するチップを複数積層してなり、少なくとも1つのチップは、その半導体基板を貫通する質通孔内に接続プラグが形成され、この接続プラグは半田を介してバンプ電極と電気的に接続され、このバンプ電極が他のチップに電気的に接続されてなるマルチチップ半導体装置において、前記接続プラグは、プラグ本体としての導電性ペーストと、この導電性ペーストと前記質通孔内壁との間に設けられた絶縁性バリア膜と、前記導電性ペースト中の隙間を充填する導電性物質とから構成されていることを特徴とするマルチチップ半導体装置。

【請求項4】前記絶縁性バリア膜は、前記導電性ペースト中の不純物が前記半導体基板中に拡散することを防止できるものであることを特徴とする請求項1ないし請求項3のいずれかに記載のマルチチップ半導体装置の製造方法。

【請求項5】前記導電性バリア膜は、前記半田の構成材料が前記導電性ペースト中に拡散することを防止できるものであることを特徴とする請求項2に記載のマルチチップ半導体装置の製造方法。

【請求項6】前記導電性ペーストはガラスを含まないものであり、前記導電性ペーストと前記絶縁性バリア膜との間に密着膜が設けられていることを特徴とする請求項1ないし請求項3のいずれかに記載のマルチチップ半導体装置。

【請求項7】半導体基板の表面に溝を形成する工程と、

前溝の表面を被覆するように全面に絶縁性バリア膜、導 電性バリア膜を順次形成する工程と、

前記溝の内部に前記絶縁性バリア膜および導電性バリア 膜を介してプラグ本体としての導電性ペーストを埋込み 形成する工程と、

前記基板の裏面を後退させ前記絶縁性バリア膜を露出させた後、この露出した絶縁性バリア膜を除去して前記導電性バリア膜を露出させる工程とを有することを特徴とするマルチチップ半導体装置の製造方法。

0 【請求項8】半導体基板の表面に溝を形成する工程と、 前溝の表面を被覆するように全面に絶縁性バリア膜を形 成する工程と、

前記溝の内部に前記絶縁性バリア膜を介してプラグ本体としての導電性ペーストを埋込み形成する工程と、

前記導電性ペースト中の隙間を導電性物質で充填する工程と、

前記基板の裏面を後退させ前記絶縁性バリア膜を露出させた後、この露出した絶縁性バリア膜を除去して前記ペーストを露出させる工程とを有することを特徴とするマルチチップ半導体装置の製造方法。

【請求項9】前記導電性ペースト中の隙間を導電性物質で充填する工程は、前記導電性ペースト上に液状の導電性物質を塗布する工程からなることを特徴とする請求項8に記載のマルチチップ半導体装置の製造方法。

【発明の詳細な説明】・

[0001]

【発明の属する技術分野】本発明は、複数のチップを積 層してなるマルチチップ半導体装置およびその製造方法 に関する。

0 [0002]

【従来の技術】複数の半導体チップより構成される電子 回路システムの高機能化、特に高速動作化のために半導 体チップ間の接続配線を極力短くすることが必要となっ てきている。

【0003】そのため、従来の複数の半導体チップを多層基板上に平面的に並べて実装する方法に対して、複数の半導体チップを積層することにより、半導体チップ間の接続配線を極小化する技術が検討されている。このように複数の半導体チップを積層してなる半導体装置はマルチチップモジュールと呼ばれている。

【0004】ところで、この種のマルチチップモジュールを製造するには、上下に積層された半導体チップ間を電気的に接続する必要がある。本発明者らはこのような接続を実現するために、図12の断面図に示すように、半導体チップ81を貫通するチップスループラグ82を用いることを既に提案している。

【0005】図13に、図12中破線で囲まれた部分の詳細な断面図を示す。半導体チップ81はSi基板83からなり、その表面には素子が集積形成されてなる回路

50 層84が形成されている。

3

【0006】チップスループラグ82は、Ni、Alなどの金属からなる焼結型の導電性ペースト(プラグ本体)85と、この導電性ペースト85の側面を被覆するように形成されたSiO2膜86とから構成されている。

【0007】回路層84側においては、導電性ペースト85はA1パッド電極87を介してAuパンプ電極88に接続している。一方、回路層84と反対側においては、導電性ペースト85はSn-Zn半田89を介してAuパンプ電極88と接続している。

【0008】ここで、導電性ペースト85をSn-2n 半田89を介してAuバンプ電極88に接続している理 由は、積層された半導体チップ81の一部に不良が発生 した場合に、Sn-2n半田89を溶かして不良な半導 体チップ81を取り外し、良品の半導体チップ81と交 換することによって、リペアを容易に行えるようにする ためである。

【0009】ところで、導電性ペースト85は金属粒子の焼結体であり、図13の断面SEMに係る顕微鏡写真に示すように、金属粒子間には隙間(ポア)が多数存在する。そのため、Sn-Zn半田89の構成材料が隙間を通して導電性ペースト83中に拡散して侵入する。

【0010】図14~図16に、そのことを示す断面S EMの顕微鏡写真を示す。図14はAlペーストの断面 S EMに係る顕微鏡写真、図15はAlペースト上にS n-Zn半田をディップ方式により塗布した試料の断面 S EMに係る顕微鏡写真、図16はその一部を拡大した顕微鏡写真である。これらの図から、Alペースト上に S n-Z n 半田を塗布すると、S n-Z n 半田が Alペースト中に侵入することが分かる。

【0011】導電性ペースト85中に拡散して侵入した Sn-Zn半田89の構成材料が、さらにA1パッド電 極87に拡散して侵入し、A1パッド電極87のA1を 浸食し、最悪の場合、回路層84へと拡散して、半導体 チップ81の不良を引き起こす。

[0012]

【発明が解決しようとする課題】上述の如く、従来のマルチチップモジュールは、バンプ電極と導電性ペースト(プラグ本体)との接続を半田によって行っているため、半田の構成材料が導電性ペースト中の空隙に拡散して侵入し、さらにはパッド電極中に侵入してパッド電極を浸食し、最悪の場合、半導体チップの回路層へと拡散して、半導体チップの不良を引き起こすという問題があった。

【0013】本発明は、上記事情を考慮してなされたもので、その目的とするところは、バンプ電極と導電性ペーストからなる接続プラグとの接続を半田によって行っても、半田の構成材料の拡散による不良発生を防止できるマルチチップ半導体装置およびその製造方法を提供することにある。

[0014]

【課題を解決するための手段】 [構成] 上記目的を達成するために、本発明に係る第1のマルチチップ半導体装置は、素子が集積形成された半導体基板を有するチップを複数積層してなり、少なくとも1つのチップは、その半導体基板を貫通する貫通孔内に接続プラグが形成され、この接続プラグは半田を介してバンプ電極と電気的に接続され、このバンプ電極が他のチップに電気的に接続されてなるマルチチップ半導体装置において、前記接10 続プラグが、プラグ本体としての導電性ペーストと、この導電性ペーストと前記貫通孔内壁との間に設けられた絶縁性パリア膜と、前記導線性ペーストと前記半田との間に設けられた導電性パリア膜とから構成されていることを特徴とする。

【0015】また、本発明に係る第2のマルチチップ半導体装置は、素子が集積形成された半導体基板を有するチップを複数積層してなり、少なくとも1つのチップは、その半導体基板を質通する質通孔内に接続プラグが形成され、この接続プラグは半田を介してバンプ電極と電気的に接続され、このバンプ電極が他のチップに電気的に接続されてなるマルチチップ半導体装置において、前記接続プラグは、プラグ本体としての導電性ペーストと、この導電性ペーストと前記質通孔内壁との間および前記導線性ペーストと前記半田との間に設けられた導電性バリア膜と、この導電性バリア膜と前記質通孔内壁との間に設けられた絶縁性バリア膜とから構成されていることを特徴とする。

【0016】また、本発明に係る第3のマルチチップ半導体装置は、素子が集積形成された半導体基板を有するチップを複数積層してなり、少なくとも1つのチップは、その半導体基板を質通する質通孔内に接続プラグが形成され、この接続プラグは半田を介してバンプ電極と電気的に接続され、このバンプ電極が他のチップに電気的に接続されてなるマルチチップ半導体装置において、前記接続プラグは、プラグ本体としての導電性ペーストと、この導電性ペーストと前記貫通孔内壁との間に設けられた絶縁性バリア膜と、前記導電性ペースト中の隙間を充填する導電性物質とから構成されていることを特徴とする。

0 【0017】ここで、絶縁性バリア膜は、導電性ペースト中の不純物が半導体基板中に拡散することを防止できるものであることが好ましい。

【0018】また、導電性バリア膜は、半田の構成材料が前記導電性ペースト中に拡散することを防止できるものであることが好ましい。

【0019】また、導電性ペーストはガラスを含まない ものである場合には、導電性ペーストと絶縁性バリア膜 との間に密着膜を設けることが好ましい。

【0020】本発明に係る第1のマルチチップ半導体装 50 置の製造方法は、半導体基板の表面に溝を形成する工程

と、前溝の表面を被覆するように全面に絶縁性バリア 膜、導電性バリア膜を順次形成する工程と、前記溝の内 部に前記絶縁性パリア膜および導電性バリア膜を介して プラグ本体としての導電性ペーストを埋込み形成する工 程と、前記基板の裏面を後退させ前記絶縁性バリア膜を 露出させた後、この露出した絶縁性バリア膜を除去して 前記導電性バリア膜を露出させる工程とを有することを 特徴とする。

【0021】また、本発明に係る第2のマルチチップ半 導体装置の製造方法は、半導体基板の表面に溝を形成す る工程と、前溝の表面を被覆するように全面に絶縁性バ リア膜を形成する工程と、前記溝の内部に前記絶縁性バ リア膜を介してプラグ本体としての導電性ペーストを埋 込み形成する工程と、前記導電性ペースト中の隙間を導 電性物質で充填する工程と、前記基板の裏面を後退させ 前記絶縁性バリア膜を露出させた後、この露出した絶縁 性バリア膜を除去して前記ペーストを露出させる工程と を有することを特徴とする。

【0022】ここで、導電性ペースト中の隙間を導電性 物質で充填するには、例えば無電界メッキ等の方法によ って、導電性ペースト上に液状の導電性物質を塗布して

【0023】 [作用] 本発明に係る第1~第3のマルチ チップ半導体装置によれば、導電性ペーストと半田との 間に導電性バリア膜が設けられているので、この導電性 バリア膜によって半田の構成材料が導電性ペースト中に 侵入することを防止することが可能となる。これによ り、半田の構成材料の拡散による不良発生を防止できる ようになる。

【0024】また、本発明に係る第1~第3のマルチチ ップ半導体装置によれば、導電性ペーストと貫通孔内壁 との間に絶縁性バリア膜が設けられているので、この絶 縁性バリア膜によって導電性ペースト中の不純物が半導 体基板中に拡散することを防止することが可能となる。 これにより、導電性ペースト中の不純物の拡散による不 良発生を防止できるになる。

【0025】また、本発明に係る第2のマルチチップ半 導体装置によれば、上述した作用効果の他に、例えば本 願発明に係る第1のマルチチップ半導体装置の製造方法 により、絶縁性バリア膜と導電性バリア膜とを同じ形成 40 工程で形成できるので、プロセスの簡略化を図れるとい う作用効果も得られる。

[0026]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態(以下、実施形態という)を説明する。

【0027】 (第1の実施形態) 図1は、本発明の第1 の実施形態に係るマルチチップモジュールのチップスル ープラグ(接続プラグ)を示す断面図である。

【0028】図中、1は半導体チップを示しており、こ の半導体チップ1はSi基板2とその表面に形成された 50 膜9をエッチングして除去する。この結果、Ti膜7が

素子が集積形成されてなる回路層3とで構成されてい る。半導体チップ1にはそれを貫通するチップスループ ラグ4が形成されている。

6

【0029】チップスループラグ4は、Ni、Alなど の金属からなり、鉛ガラスなどの重金属ガラスを含有し た焼結型の導電性ペースト (プラグ本体) 5と、この導 電性ペースト5の側面を被覆するシリコン窒化膜(絶縁 性バリア膜) 6と、回路層3側と反対側の導電性ペース ト5上に形成されたTi膜7、Ni膜8、Pd膜9から なるバリアメタル膜(導電性バリア膜)10とから構成 されている。

【0030】このバリアメタル膜10はSn-2n半田 11を介してAuバンプ電極12と接続している。-方、回路層3側においては、導電性ペースト5はA1パ ッド電極13を介してAuバンプ電極12に接続してい る。なお、図中、14はパッシベーション膜を示してい

【0031】このような構成であれば、導電性ペースト 5とSn-Zn半田11との間のバリアメタル膜10に よって、Sn-Ζn半田11の構成材料が導電性ペース ト5中の隙間に拡散して侵入することを防止することが ·できる。

【0032】これにより、Sn-Zn半田11の構成材 料の拡散による回路層10に形成された素子の不良発 生、すなわち半導体チップ1の不良発生を防止できるよ うになる。

【0033】また、導電性ペースト5とSi基板2との 間のシリコン窒化膜6によって、導電性ペースト5中の 不純物例えば鉛ガラスなどの重金属ガラス中の重金属 30 が、Si基板2中に拡散することを防止することができ る。これにより、導電性ペースト5中の不純物の拡散に よる回路層10に形成された素子の不良発生、すなわち 半導体チップ1の不良発生を防止できるようになる。

【0034】次にチップスループラグ24の形成方法に ついて説明する。図2は、チップスループラグ4の形成 方法を示す工程断面図である。この形成方法は、通常の チップスループラグの形成工程後に、バリアメタル膜1 0の形成工程が追加されたものである。

【0035】まず、図2(a)に示すように、回路層3 が形成されたSi基板2に導電性ペースト5、シリコン 窒化膜6、パッシベーション膜14を周知の方法に従っ て形成した後、パッシベーション膜14の開口部15の 内面を被覆するように、Ti膜7、Ni膜8、Pd膜9 を例えばスパッタ法により順次形成する。

【0036】次に図2(b)に示すように、開口部15 およびその周囲近傍を覆うレジストパターン16をフォ トリソグラフィにより形成する。

【0037】次に図2(c)に示すように、レジストパ ターン16をマスクにして露出しているNi膜8、Pd

露出する。この後、レジストパターン16を例えばアッ シングして剝離する。

【0038】次に図2(d)に示すように、露出したT i 膜 7を覆うレジストパターン 1 7を形成した後、Pd 膜9上にSn-Zn半田11を形成する。この後、レジ ストパターン17を例えばアッシングして剥離する。

【0039】次に図2 (e) に示すように、Sn-Zn 半田11をマスクにして露出しているTi膜7をエッチ ングして除去する。

Zn半田11をウエットエッチングにより後退させて、 チップスループラグ4が完成する。

【0041】 (第2の実施形態) 図3は、本発明の第2 の実施形態に係るマルチチップモジュールのチップスル ープラグ(接続プラグ)を示す断面図である。

【0042】図中、21は半導体チップを示しており、 この半導体チップ21はSi基板22とその表面に形成 された素子が集積形成されてなる回路層23とで構成さ れている。半導体チップ21にはそれを貫通するチップ スループラグ24が形成されている。

【0043】チップスループラグ24は、Ni、Alな どの金属からなり、鉛ガラスなどの重金属ガラスを含有 した焼結型の導電性ペースト (プラグ本体) 25と、こ の導電性ペースト25の側面および回路層23と反対側 の表面(底面)を被覆するTiN膜26、Ti膜27、 Ni膜28からなるバリアメタル膜(導電性バリア膜) 29と、このバリアメタル膜29を介して導電性ペース ト25の側面に形成されたシリコン窒化膜(絶縁性パリ ア膜) 30とから構成されている。

【0044】パリアメタル膜29は、Sn-Zn半田3 1を介してAuバンプ電極32と接続している。一方、 回路層23側においては、導電性ペースト25はA1パ ッド電極33を介してAuバンプ電極32に接続してい る。なお、図中、34はパッシベーション膜を示してい る。

【0045】このような構成であれば、導電性ペースト 25とSn-Zn半田31との間のバリアメタル膜29 によって、Sn-Ζn半田31の構成材料が導電性ペー スト25中に拡散して侵入することを防止することがで 散による回路層23に形成された素子の不良発生、すな わち半導体チップ21の不良発生を防止できるようにな る。

【0046】また、導電性ペースト25とSi基板22 との間のシリコン窒化膜30によって導電性ペースト2 5中の不純物、例えば鉛ガラスなどの重金属ガラス中の 重金属がSi基板22中に拡散することを防止すること が可能となる。これにより、導電性ペースト25中の不 純物の拡散による回路層23に形成された素子、すなわ ち半導体チップ21の不良発生を防止できるようにな

Я

【0047】次にチップスループラグ24の形成方法に ついて説明する。図4~図6は、チップスループラグ2 4の形成方法を示す工程断面図である。

【0048】まず、図4(a)に示すように、Si基板 22の表面に回路層23を形成し、続いてICPタイプ の髙密度プラズマを用いた反応性イオンエッチング(R IE: Reactive Ion Etching) により、回路層23を貫 通し、Si基板22の途中の深さまで達する溝35を形 【0040】最後に、図2(f)に示すように、Sn-10 成する。この溝35の開口経は50~100µm、深さ は150~200 μ mである。

> 【0049】次に図4(b)に示すように、溝35の表 面を覆うように全面にシリコン窒化膜30をCVD法に より形成する。

> 【0050】次に図4(c)に示すように、シリコン窒 化膜30上にNi膜28をスパッタ法またはメッキ法に より形成する。

【0051】次に図4(d)に示すように、Ni膜28 上にTi膜27、TiN膜26をスパッタ法により順次 20 形成する。ここで、TiN膜26はCVD法により形成 しても良い。

【0052】次に図4 (e) に示すように、溝35の内 部を充填するように全面に導電性ペースト25をスクリ ーン印刷法等により塗布する。

【0053】次に図5 (f) に示すように、溝35の外 部の余剰な導電性ペースト25、TiN膜26およびT i膜27をCMP等により除去する。この後、導電性ペ ースト25を焼成する。

【0054】次に図5 (g) に示すように、溝35の外 30 部の余剰なシリコン窒化膜30をCMP法またはCDE 法により除去する。

【0055】次に図5(h)に示すように、導電性ペー スト25上にA1またはCu添加A1等からなるA1パ ッド電極35を形成した後、窒化シリコン、ポリイミド 等からなるパッシベーション膜34を形成する。

【0056】次に図5(i)に示すように、溝35の底 面から約1μm程度の厚さのSiを残して、Si基板2 2の裏面を研磨して後退させる。

【0057】次に図6(j)に示すように、シリコン窒 きる。これにより、Sn-2n半田31の構成材料の拡 40 化膜30が露出するまで、Si基板22の裏面をウエッ トエッチングまたはCDEにより後退させる。この結 果、Si基板21には貫通孔が形成されることになる。 【0058】次に図6(k)に示すように、露出したシ リコン窒化膜30をウエットエッチングまたはCDEに より除去して、Ni膜28を露出させる。この結果、半 導体チップを貫通するチップスループラグ24が完成す

> 【0059】この後の工程は通常のマルチチップモジュ ールの形成工程が続き、例えば図6 (1) に示すよう 50 に、Si基板22の裏面側に窒化シリコン、ポリイミド

等からなるパッシベーション膜34を形成する工程、図6 (m) に示すように、Sn-Zn半田31およびA1パッド電極33を形成する工程、Auパンプ電極32を接続する工程が続く。

【0060】このような形成方法であれば、図3に示したバリアメタル膜29とシリコン窒化膜30を同じ形成工程で形成できるので、第1の実施形態のようにシリコン窒化膜30を形成した後に別工程でバリア膜10を形成する方法に比べて、少ない工程数で済み、プロセスの簡略化を図ることができる。

【0061】 (第3の実施形態) 図8は、本発明の第3の実施形態に係るマルチチップモジュールのチップスループラグ(接続プラグ)を示す断面図である。

【0062】図中、41は半導体チップを示しており、この半導体チップ41はSi基板42とその表面に形成された素子が集積形成された回路層43とで構成されている。半導体チップ41にはそれを貫通するチップスループラグ44が形成されている。

【0063】このチップスループラグ44は、Ni、A1などの金属からなり、鉛ガラスなどの重金属ガラスを含有した焼結型の導電性ペースト(プラグ本体)45と、この導電性ペースト45中の導電性粒子間の隙間

(ポア)を充填するNiBなどの金属からなる充填金属46と、導電性ペースト45の側面を被覆するシリコン 窒化膜47から構成されている。

【0064】回路層43側においては、導電性ペースト45はA1パッド電極48を介してAuパンプ電極49に接続している。一方、回路層43とは反対側においては、導電性ペースト45はSn-Zn半田50を介してAuパンプ電極49と接続している。なお、図中、51はパッシベーション膜を示している。

【0065】このような構成であれば、導電性ペースト45中の導電性粒子間の隙間(ポア)が充填金属46によって充填されているので、Sn-Zn半田50の構成材料が導電性ペースト中に拡散して侵入することを防止することができる。これにより、Sn-Zn半田50の構成材料の拡散による回路層43に形成された素子の不良発生、すなわち半導体チップ41の不良発生を防止できるようになる。

【0066】また、導電性ペースト45とSi基板42との間のシリコン窒化膜47によって導電性ペースト45中の不純物、例えば鉛ガラスなどの重金属ガラス中の重金属がSi基板42中に拡散することを防止することが可能となる。これにより、導電性ペースト45中の不純物の拡散による回路層43に形成された素子の不良発生、すなわち半導体チップ41の不良発生を防止できるようになる。

【0067】次にチップスループラグ44の形成方法について説明する。図9~図11は、チップスループラグ44の形成方法を示す工程断面図である。

【0069】次に図9(b)に示すように、溝52の表面を覆うように全面にシリコン窒化膜47をプラズマC VD法により形成する。

10 【0070】次に図9 (c)に示すように、溝52の内 部を充填するように全面に導電性ペースト45をスクリ ーン印刷法等により塗布する。

【0071】次に図9(d)に示すように、溝52の外部の余剰な導電性ペースト45をCMP等により除去する。この後、導電性ペースト45を焼成する。

【0072】次に図9(e)に示すように、液状のNi等の充填金属46を無電解メッキ等により全面に塗布し、導電性ペースト45の金属粒子間の隙間(ポア)を充填金属46によって充填する次に図10(f)に示す ように、溝52の外部の余剰な充填金属46をCMP等により除去する。

【0073】次に図10(g)に示すように、溝52の 外部の余剰なシリコン窒化膜47をCMP法またはCD E法により除去する。

【0074】次に図10(h)に示すように、導電性ペースト45上にA1またはCu添加A1等からなるA1パッド電極48を形成した後、窒化シリコン、ポリイミド等からなるパッシベーション膜51を形成する。

【0075】次に図10(i)に示すように、溝52の 30 底面から約1μm程度の厚さのSiを残して、Si基板 42の裏面を研磨する。

【0076】次に図11(j)に示すように、溝52の底面のシリコン窒化膜47が露出するまで、Si基板42の裏面をウエットエッチングまたはCDEにより後退させる。この結果、Si基板42には貫通孔が形成されることになる。

【0077】次に図11(k)に示すように、露出したシリコン窒化膜47をウエットエッチングまたはCDEにより除去して、導電性ペースト45を露出させる。こ40の結果、半導体チップを貫通するチップスループラグ44が完成する。

【0078】この後の工程は通常のマルチチップモジュールの形成工程が続き、例えば図11(1)に示すように、Si基板42の裏面側に窒化シリコン、ポリイミド等からなるパッシベーション膜51を形成する工程、図11(m)に示すように、Sn-Zn半田50およびAlパッド電極48を形成する工程、Auバンプ電極49を接続する工程が続く。

【0079】なお、本発明は、上記実施形態に限定され 50 るものではない。例えば、上記実施形態では、導電性ペ

ーストとして鉛ガラスなどの重金属ガラスを含有したも のを使用したが、鉛ガラス等のガラス成分を含有しない ものを使用しても良い。

【0080】この場合、ガラス成分がないので、導電性 ペーストとSi基板との間の密着性が低下する。このよ うな不都合は導電性ペーストとSi基板との間に、導電 性ペースト中の導電性粒子と反応性して密着性を高める ことができる密着膜を挿設すると良い。

【0081】例えば、導電性ペーストとしてNiペース トを用いた場合には、密着膜としてNi膜またはNb膜 10 ジュールのチップスループラグを示す断面図 を用いると良い。また、導電性ペーストとしてA1ペー ストを用いた場合には、密着膜としてNi膜、パラジウ ム膜または多結晶Si膜を用いると良い。また、密着膜 の成膜方法としては、例えばスパッタ法、無電界メッキ 法等があげられる。

【0082】図7に、NiペーストをNi膜上にて焼成 してなる試料を断面SEMによって観察した結果である 顕微鏡写真を示す。上記Ni膜はスパッタ法により形成 した。図から、Niペースト中のNi粒子とNi膜との 間において反応が起きていることが分かる。

【0083】したがって、第2の実施形態の場合におい て、導電性ペースト25としてNiペーストを使用する ときは、導電性ペースト25とSi基板22との間、こ の場合には導電性ペースト25とTiN膜26との間に Ni膜を挿設すれば良い。

【0084】また、上実施形態では、絶縁性バリア膜と してシリコン窒化膜を用いたが、導電性ペーストとSi 基板とを絶縁し、導電性ペースト中の不純物がSi基板 中に拡散することを防止できるものであれば他の絶縁膜 であっても良い。

【0085】また、上実施形態では、導電性バリア膜と して、Ti膜、Ni膜、Pd膜の積層膜や、TiN膜、 Ti膜、Ni膜の積層膜を用いたが、半田の構成材料が 導電性ペースト中に拡散することを防止できるものであ れば、他の積層構造の導電性膜あるいは単層膜であって も良い。

【0086】また、半田もSn-Zn半田に限定される ものではない。

【0087】また、他の半導体チップと電気的に接続さ れていないチップスループラグを有する半導体チップが 40 あっても良い。すなわち、放熱性の改善の目的のみでチ ップスループラグを形成した半導体チップがあっても良 い。

【0088】その他、本発明の要旨を逸脱しない範囲 で、種々変形して実施できる。

[0089]

【発明の効果】以上詳説したように本発明によれば、導 電性ペーストと半田との間に導電性バリア膜が設けられ ているので、この導電性パリア膜によって半田の構成材 料が導電性ペースト中に拡散して侵入することを防止す 50 14…パッシベーション膜

12

ることが可能となり、これにより半田の構成材料の拡散 による不良発生を防止できるマルチチップ半導体装置お よびその製造方法を実現できるようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るマルチチップモ ジュールのチップスループラグを示す断面図

【図2】同チップスループラグの形成方法を示す工程断 面図

【図3】本発明の第2の実施形態に係るマルチチップモ

【図4】同チップスループラグの形成方法を示す工程断

【図5】図4に続く同チップスループラグの形成方法を 示す工程断面図

【図6】図5に続く同チップスループラグの形成方法を 示す工程断面図 .

【図7】NiペーストをNi膜上にて焼成してなる試料 を断面SEMによって観察した結果を示す顕微鏡写真

【図8】本発明の第3の実施形態に係るマルチチップモ 20 ジュールのチップスループラグを示す断面図

【図9】同チップスループラグの形成方法を示す工程断 面図

【図10】図9に続く同チップスループラグの形成方法 を示す工程断面図

【図11】図10に続く同チップスループラグの形成方 法を示す工程断面図

【図12】従来のマルチチップモジュールを示す断面図 【図13】同マルチチップモジュールのチップスループ ラグの詳細な構造を示す断面図

【図14】導電性ペースト中に金属粒子間の隙間(ポ 30 ア)が存在することを示す断面SEMに係る顕微鏡写真 【図15】A1ペーストの断面SEMに係る顕微鏡写真 【図16】A1ペースト上にSn-Zn半田をディップ 方式により塗布した試料の断面SEMに係る顕微鏡写真 【図17】図15の一部を拡大した顕微鏡写真 【符号の説明】

1…半導体チップ

2…S i 基板

3…回路層

4…チップスループラグ(接続プラグ)

5…導電性ペースト (プラグ本体)

6…シリコン窒化膜(絶縁性バリア膜)

7…Ti膜

8 ···N i 膜

9…P d 膜

10…パリアメタル膜(導電性バリア膜)

1 1 ··· S n - Z n 半田

12…Auバンプ電極

1 3…A 1パッド電極

. 13

15…開口部

16…レジストパターン

17…レジストパターン

2 1 …半導体チップ

22…Si基板

23…回路層

24…チップスループラグ (接続プラグ)

25…導電性ペースト (プラグ本体)

26…TiN膜

27…T i 膜

28…Ni膜

29…バリアメタル膜(導電性バリア膜)

30…シリコン窒化膜(絶縁性バリア膜)

31…Sn-Zn半田

3 2…A u バンプ電極

3 3…A 1 パッド電極

34…パッシベーション膜

35…溝

41…半導体チップ

4 2 ··· S i 基板

4 3…回路層

44…チップスループラグ (接続プラグ)

14

45…導電性ペースト (プラグ本体)

46…充填金属

10 47…シリコン窒化膜 (絶縁性バリア膜)


48…A1パッド電極


4 9…A uバンプ電極


50…Sn-Zn半田


51…パッシベーション膜


5 2…溝











フロントページの続き

(72) 発明者 久恒 善美 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内